Лучшие тарифы

выгодный
3.5 руб/мин
безлимит
160 рублей
Безлимит на свои операторы
120 руб
Безлимит
299 руб
Замечательный тариф
99 руб

Реклама

Для тестирования производительности к микропроцессору через+++

Для тестирования производительности к микропроцессору через+++

ТЕОРИЯ И МЕТОДЫ ОБРАБОТКИ СИГНАЛОВ - М. Актер

В 2005 г. Т.У. Фрай и C.A. Хаук [14] продемон­стрировали реализацию программы для сжатия изображений SPIHT в перенастраиваемой логике с анализом диапазона данных, обрабатываемых каждым сегментом алгоритма. Этот алгоритм был с успехом использован для создания оптими­зированных структур памяти с представлением с переменной фиксированной точкой (Fixed Vari­able Point). Благодаря этому был необходим ма­лый объем памяти и была обеспечена эффектив­ная передача данных (т.е. каждый бит, передан­ный между памятью и платой процессора, непосредственно влияет на конечный результат). Алгоритм Fixed Order SPIHT продемонстрировал возможность радикального повышения произво­дительности целевых аппаратных реализаций. Основная цель системы состояла в изучении воз­можности реализации эффективного - с точки

В 2005 г. П. Корсонеллоа и др. [15] предложи­ли монолитно программируемую в условиях экс­плуатации систему на чипе (Field-Programmable System on Chip, FPSoC) для алгоритма сжатия изоб­ражения с потерями с использованием SPIHT на ос­нове вейвлетов. Поскольку сжатие без потерь не было целью этой разработки, в ней удалены высо­кочастотные поддиапазоны, генерируемые пер­вым уровнем вейвлетного преобразования. Такое решение не оказывает существенного влияния на качество изображения. На рис. 2 показан сегмент на основе программного обеспечения, включаю­щий микропроцессор Microblaze, программу, па­мять для данных и цепи управления шиной, а так­же вспомогательные элементы, предназначенные для тестирования. В этой системе FPSoC были ис­пользованы пять отдельных шин. Микропроцес­сор с помощью 32-битовых шин местной памяти (Local Memory Bus, LMB) соединен блочной памя­тью RAM емкостью 32 килобайта на чипе, в кото­рой хранят команды программы и данные. Для тестирования производительности к микропро­цессору Microblaze через 32-битную стандартную шину On-chip Peripheral Bus (OPB) производства IMB был подключен дополнительный счетчик. Для подключения микропроцессора к памяти DWTи к памяти Significance Memory использовали две шины Fast Simplex Link (FSL). Шина FSL была выбрана для связи с сегментом на основе аппарат­ного обеспечения, поскольку она предоставляет быстрый однонаправленный двухточечный ка­нал связи. Кроме того, в ней используют нерас­пределенный механизм без арбитражной логики, который нужен для детерминированной связи.