Лучшие тарифы

выгодный
3.5 руб/мин
безлимит
160 рублей
Безлимит на свои операторы
120 руб
Безлимит
299 руб
Замечательный тариф
99 руб

Реклама

В этой реализации осуществляли параллельное преобразование одного+++

В этой реализации осуществляли параллельное преобразование одного+++

ТЕОРИЯ И МЕТОДЫ ОБРАБОТКИ СИГНАЛОВ - М. Актер

4. АППАРАТНАЯ РЕАЛИЗАЦИЯ КОДЕРОВ ИЗОБРАЖЕНИЙ

Одной из основных трудностей при разработ­ке систем беспроводной связи является большая потребляемая мощность, которые превосходят возможности современных аккумуляторов. Мно­гие алгоритмы сжатия изображений обеспечива­ют предельно низкое искажение реконструиро­ванных изображений при заданной скорости пе­редачи за счет требований к дизайну аппаратного обеспечения. В таких приложениях как портатив­ные устройства не всегда необходимо изображе­ние наилучшего качества. Цифровые камеры и мобильная беспроводная связь представляют со­бой два сегмента рынка, где имеет место быст­рый рост и где нужны эффективность и гибкость. Сжатие изображений требуется для их хранения на съемных носителях и для передачи по сетям связи. Последние достижения в создании недоро­гой технологии записи изображений на основе структур металл-окисел-полупроводник (CMOS) внесли большой вклад в повышение качества цифровых камер. Мобильная связь развивается в направлении от услуг, в основном связанных с пе­редачей голоса, к передаче данных, что открыва­ет широкие возможности для передачи изображе­ний. В этом разделе приведен обзор аппаратной реализации различных алгоритмов сжатия изоб­ражения, включая работы Э. Раваси, И. Риттера, Ж.-С. Чанга, Д. Паниграхи, Н. Исмаилоглу, Т. Фрая, П. Корсонеллоа и М. Гангадхара. Здесь же рассмотрены цели этих реализаций и исполь­зуемое аппаратное обеспечение.

В 2000 г. И. Риттер и П. Молитор [9] предста­вили перспективный аппаратный подход на осно­ве FPGA для сжатия изображений с потерями и без потерь с использованием вейвлетов. Он обес­печивает как параллельное вейвлетное преобразо­вание, так и параллельное кодирование вложенных нуль деревьев (embedded zero tree). Сегментирован­ное вейвлетное преобразование было реализовано на прототипе платы FPGA с XC4085XLA-HQ240-09 производства компании Xilinx с внешней SRAM раз­мером 2 Мбайта. В этой реализации осуществляли параллельное преобразование одного фрагмента изображения за счет взаимосвязанных вычислений низко- и высокочастотных коэффициентов. Пре­имущество состояло в сокращении обращения к внешней памяти за счет разбиения кодируемого изображения на фрагменты, которые хранят во внутренней памяти без обращения к внешней. Большая часть времени выполнения задания была связана с большими задержками маршрутизации, обусловленными сравнительно большими разме­рами блоков внутренней памяти XC4085XLA.